发明名称 |
数位记忆体以及记忆体电阻状态之辨别方法 |
摘要 |
列中之磁阻性记忆体具有高电阻状态或低电阻状态用以储存逻辑值。于读取操作期间,一偏压源耦接至一定址记忆体字元,并耦接与位元电阻有关之参数至各位元位置之感测放大器。感测放大器决定此参数值是否高于或低于位于高电阻状态或低电阻状态之间之参考值。藉由平均或分离于高电阻状态或低电阻状态之参考位元之两个不同电阻以取得参考值。偏压电流流动于具有变化之电阻之定址线,可藉由将一电阻自一冗余定址阵列置入至比较电路以抵销感测放大器与定址记忆体字元间之因距离不同所造成之影响,其中上述之电阻等同于用以定址选取字元线以及位元位置之导体之电阻。
|
申请公布号 |
TWI528357 |
申请公布日期 |
2016.04.01 |
申请号 |
TW102112630 |
申请日期 |
2013.04.10 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
池育德;黄进义;林春荣;林楷竣;于鸿昌 |
分类号 |
G11C11/16(2006.01);G11C7/18(2006.01);G11C7/08(2006.01);G11C8/12(2006.01) |
主分类号 |
G11C11/16(2006.01) |
代理机构 |
|
代理人 |
洪澄文;颜锦顺 |
主权项 |
一种数位记忆体,包括:一阵列,具有复数磁阻式记忆体位元单元,每一个上述位元单元包括至少一磁性穿隧接面元件,其中上述磁性穿隧接面元件至少由两个磁层堆叠而成,包括具有一永久磁场之一钉扎层,上述钉扎层之极化方向对准一参考方向,以及具有一可变磁场之一自由层,于一低电阻状态时,上述自由层之极化方向与上述参考方向平行,反之,于一高电阻状态时,上述自由层之极化方向与上述参考方向反平行;一偏压电流源,用以提供一电流至至少一选取位元单元,其中上述选取位元单元耦接至一比较电路,上述比较电路用以比较电阻相关之一参数与一参考值,以辨别上述位元单元为上述高电阻状态或上述低电阻状态;至少一电流总和电晶体,耦接至上述磁性穿隧接面元件以及分别通过个别之定址导体耦接至上述偏压电流源,以及其中上述参考值至少一部份系基于传导通过上述电流总和电晶体之一电流;以及其中上述参考值系根据上述复数磁性穿隧接面元件所相关之至少一电阻以及藉由上述阵列中上述选取位元单元之一位置所定义之电阻而取得。
|
地址 |
新竹市新竹科学工业园区力行六路8号 |