| 摘要 |
다수의 판독 워드 라인 설계를 갖는 메모리에 대한 다양한 장치들 및 방법들이 개시된다. 메모리는, 행으로 배열되는 복수의 비트 셀들, 복수의 비트 셀들의 제 1 서브세트에 연결되는 제 1 판독 워드 라인, 및 복수의 비트 셀들의 제 2 서브세트에 연결되는 제 2 판독 워드 라인을 포함할 수 있으며, 제 1 및 제 2 서브세트들은 비트 셀들의 동일한 행에 로케이팅된다. 방법은, 제 1 판독 동작 동안, 비트 셀들의 행으로 배열되는 복수의 비트 셀들의 제 1 서브세트에 연결되는 제 1 판독 워드 라인을 어써팅하는 단계, 및 제 2 판독 동작 동안, 복수의 비트 셀들의 제 2 서브세트에 연결되는 제 2 판독 워드 라인을 어써팅하는 단계를 포함하며, 제 1 및 제 2 서브세트들은 비트 셀들의 동일한 행에 로케이팅된다. |
