高速低功耗多阈值双边沿触发D型触发器

摘要

本发明公开了一种高速低功耗多阈值双边沿触发D型触发器，包括：低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；正沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；正沿触发锁存器对数据信号d进行锁存处理后输出信号qtp；负沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；负沿触发锁存器对数据信号d进行锁存处理后输出信号：qtn；低功耗输出控制电路，用来选择输出正沿触发锁存器或负沿触发锁存器的值。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。

主权项

一种高速低功耗多阈值双边沿触发D型触发器，其特征在于，包括：低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；正沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；正沿触发锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据信号d进行锁存处理后输出信号qtp；负沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；负沿触发锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据信号d进行锁存处理后输出信号：qtn；低功耗输出控制电路，用来在正相时钟输入信号clk为高电平，反相时钟输入信号nclk为低电平时，负沿触发锁存器采样数据信号d，选择输出正沿触发锁存器的值；在正相时钟输入信号clk为低电平，反相时钟输入信号nclk为高电平时，正沿触发锁存器采样数据信号d，选择输出负沿触发锁存器的值；所述正沿触发锁存器包括：G1电路，为C²MOS电路，由高阈值PMOS管P9，低阈值PMOS管LP1，低阈值NMOS管LN1和高阈值PNOS管N9组成，低阈值PMOS管LP1，低阈值NMOS管LN1的栅极连接数据d，高阈值PMOS管P9的栅极连接sleep，源极连接Vdd，高阈值NMOS管N9的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路的CMOS传输门的源极；G2电路，由低阈值PMOS管LP2，低阈值NMOS管LN2组成，低阈值PMOS管LP2的栅极连接clk，低阈值NMOS管LN2的栅极连接nclk，G2 的CMOS传输门的漏极与G3电路，G4电路，G6电路相连接；G3电路，为C²MOS电路，由高阈值PMOS管P10，低阈值PMOS管LP3，低阈值NMOS管LN3和高阈值NMOS管N10组成，低阈值PMOS管LP3，低阈值NMOS管LN3的栅极连接G2 电路的CMOS传输门漏极的输出，高阈值PMOS管P10的栅极连接sleep，源极连接Vdd，高阈值NMOS管N10的栅极连接nsleep，源极连接Vss；G3电路的输出是qtp，同时与G4电路的输出以及G5电路的输入相连；G4电路，G5电路，G6电路组成一个反馈保持电路，G4电路，G5电路是高阈值管组成的反相器，G6电路是低阈值管组成的CMOS传输门；G4电路的栅极输入连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P11的源极接Vdd，高阈值NMOS管N11的源极接Vss，G4电路的输出与qtp相连，同时作为G5电路的栅极输入；G5电路的栅极连接G4的输出，高阈值PMOS管P12的源极接Vdd，高阈值NMOS管N12的源极接Vss，G5电路的输出与G6电路的CMOS传输门的源极相连；G6电路的CMOS传输门的源极与G5电路的输出相连，G6电路的CMOS传输门的漏极与G2 电路的CMOS传输门漏极的输出相连，同时与G3电路的低阈值管的栅极相连，又与G4电路的输入相连，低阈值PMOS管LP4的栅极接nclk，低阈值NMOS管LN4的栅极接clk；G13电路，是低阈值管组成的CMOS传输门，G13 电路的CMOS传输门的源极输入是qtp， G13 电路的CMOS传输门的漏极输出qt，低阈值PMOS管LP17的栅极接nclk，低阈值NMOS管LN17的栅极接clk。