高速低功耗多阈值同步置位复位D型触发器

摘要

一种高速低功耗多阈值同步置位复位D型触发器，包括：低功耗控制电路，接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号；置位控制电路，接收同步置位输入信号set，对同步置位输入信号set进行缓冲处理后分别输出信号：s和ns；主锁存器，接收数据信号d、正相时钟输入信号clk、反相时钟输入信号nclk、同步复位输入信号r、及信号sleep、nsleep、s和ns；主锁存器对数据信号d进行锁存处理后输出信号qt；从锁存器，用来接收信号qt以及正相时钟输入信号clk、反相时钟输入信号nclk；从锁存器对信号qt进行锁存处理后分别输出信号：第一输出信号q和第二输出信号nq。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。

主权项

一种高速低功耗多阈值同步置位复位D型触发器，其特征在于，包括：低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；置位控制电路，用来接收同步置位输入信号set，对同步置位输入信号set进行缓冲处理后分别输出信号：s和ns；主锁存器，用来接收数据信号d、正相时钟输入信号clk、反相时钟输入信号nclk、同步复位输入信号r、及信号sleep、nsleep、s和ns；所述主锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据信号d进行锁存处理后输出信号qt；从锁存器，用来接收信号qt以及正相时钟输入信号clk、反相时钟输入信号nclk及信号sleep、nsleep；所述从锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对信号qt进行锁存处理后分别输出信号：第一输出信号q和第二输出信号nq；所述主锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对同步复位输入信号r为低电平有效时进行处理后输出qt，为低电平“0”；在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对信号s为低电平有效和信号ns为高电平有效时进行处理后输出qt，为高电平“1”；所述主锁存器在接收sleep为高电平有效、nsleep为低电平有效的信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述主锁存器进入睡眠状态，此时正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1”；所述从锁存器在接收sleep为高电平有效、nsleep为低电平有效的信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述从锁存器进入睡眠状态，此时正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1”，输出信号：第一输出信号q和第二输出信号nq保持不变。