发明名称 |
半导体器件制造方法 |
摘要 |
一种半导体器件制造方法,制造了一种局部隔离的FinFET器件结构,形成的FinFET源漏区位于回填的绝缘材料之上,而并不于半导体衬底直接相连,鳍状半导体柱中仅有沟道区与半导体衬底相连接,这降低了器件的泄漏电流,解决了源漏穿通问题,避免了自加热效应;制造方法中采用了多层非共形硬掩模层,使得器件结构的侧壁被暴露出而顶部表面被保护;并且,通过首先定义栅极图形和位置,再实施源漏局部隔离工艺(包括局部刻蚀和回填),这样,实现了在衬底上形成部分绝缘的自对准工艺,降低了整个流程的复杂性,使制造方法简化并有效。 |
申请公布号 |
CN103515283B |
申请公布日期 |
2016.03.30 |
申请号 |
CN201210214775.X |
申请日期 |
2012.06.25 |
申请人 |
中国科学院微电子研究所 |
发明人 |
刘佳;骆志炯 |
分类号 |
H01L21/762(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/762(2006.01)I |
代理机构 |
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 |
代理人 |
陈红 |
主权项 |
一种半导体器件制造方法,用于制造FinFET器件,其特征在于包括如下步骤:提供半导体衬底,该半导体衬底为体硅衬底,在该半导体衬底上形成鳍状半导体柱;形成第一非共形硬掩模层,该第一非共形硬掩模层覆盖所述鳍状半导体柱两侧的所述半导体衬底表面和所述鳍状半导体柱顶面,暴露出所述鳍状半导体柱侧面;依次形成栅极绝缘层、栅极以及栅极硬掩模层,定义栅极图形,所述栅极包围的所述鳍状半导体柱构成FinFET沟道区;回刻蚀暴露出的所述第一非共形硬掩模层和所述栅极硬掩模层,使它们减薄;形成第二非共形硬掩模层,该第二非共形硬掩模层覆盖暴露出的所述第一非共形硬掩模层和所述栅极硬掩模层,暴露出所述鳍状半导体柱侧面;形成侧壁保护膜,其覆盖FinFET的侧面;移除所述第二非共形硬掩模层,暴露所述鳍状半导体柱的部分侧面;对暴露出的所述鳍状半导体柱的部分侧面进行腐蚀,将所述鳍状半导体柱的下部部分去除,形成空槽;所述空槽位于FinFET源漏区与所述半导体衬底之间,使得FinFET源漏区与所述半导体衬底并不直接相连;在所述空槽中填充回填电介质,接着,去除所述栅极硬掩模层,去除所述鳍状半导体柱顶面的第一非共形硬掩模层,保留所述鳍状半导体柱两侧的所述半导体衬底表面上的第一非共形硬掩模层;进行FinFET源漏区掺杂,从而形成FinFET。 |
地址 |
100029 北京市朝阳区北土城西路3# |