发明名称 |
半导体结构的形成方法 |
摘要 |
一种半导体结构的形成方法,所述半导体结构的形成方法包括:提供半导体衬底;在所述半导体衬底表面形成具有开口的掩膜层;在第一刻蚀阶段内,以所述掩膜层为掩膜,采用博世刻蚀工艺刻蚀所述半导体衬底,形成通孔,所述博世刻蚀工艺包括循环进行的多个处理周期,每个处理周期包括一个刻蚀步骤和一个沉积步骤,一个处理周期的总时间为博世刻蚀的循环时间,所述博世刻蚀的循环时间大于或等于10s,使得在刻蚀过程中,随着所述通孔的深度不断增加,所述通孔的顶部宽度始终大于掩膜层的开口宽度。所述半导体结构的形成方法,可以提高通孔顶部侧壁的形貌质量。 |
申请公布号 |
CN103606534B |
申请公布日期 |
2016.03.30 |
申请号 |
CN201310646324.8 |
申请日期 |
2013.12.03 |
申请人 |
中微半导体设备(上海)有限公司 |
发明人 |
黄秋平;卞祖洋 |
分类号 |
H01L21/768(2006.01)I;H01L21/3065(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体结构的形成方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底表面形成具有开口的掩膜层;在第一刻蚀阶段内,以所述掩膜层为掩膜,采用博世刻蚀工艺刻蚀所述半导体衬底,形成通孔,所述博世刻蚀工艺包括循环进行的多个处理周期,每个处理周期包括一个刻蚀步骤和一个沉积步骤,一个处理周期的总时间为博世刻蚀的循环时间,所述博世刻蚀的循环时间为10s~120s,使得在刻蚀过程中,随着所述通孔的深度不断增加,所述通孔的顶部宽度始终大于掩膜层的开口宽度。 |
地址 |
201201 上海市浦东新区金桥出口加工区(南区)泰华路188号 |