| 主权项 |
一种适用于SPARC空间处理器的动态存储器桥接方法，其特征在于：设计动态存储器桥接器，将实际动态存储器映射为SPARC空间处理器即不自带动态存储控制器的静态存储器，不限制SPARC空间处理器的访问模式，具体实现如下步骤：(1)为计算机系统选配与桥接器匹配的动态存储器(DRAM)模块，包括：a.依据CPU的处理器数据总线字宽，采用动态存储器合成与处理器数据总线等字宽的动态存储器模块；b.依据SPARC空间处理器中CPU的工作频率f<sub>C</sub>，选用DRAM，要求DRAM工作频率f<sub>D</sub>为8f<sub>C</sub>～16f<sub>C</sub>，或单字模式下动态存储器数据传输率满足空间处理器访存峰值要求，或在空间处理器访问DRAM时对应插入额外等待周期，以保证DRAM数据访问速率满足CPU访问吞吐率要求；(2)在上电复位时，桥接器硬件配置全部动态存储器工作模式参数，使CPU在上电复位时即可对DRAM进行访问，整个DRAM访问对软件透明，包括：a.桥接器硬件配置DRAM的模式寄存器为单字操作，固定对DRAM的访问只能为与数据总线等宽的单字读或单字写模式；b.依据DRAM访问速度参数，桥接器硬件配置DRAM读命令作为输入到数据输出的命令；c.依据DRAM访问速度参数和空间处理器工作频率，桥接器硬件固定配置动态存储器为自动刷新模式，不采用自我刷新模式；在上电复位对DRAM配置完成后，桥接器执行步骤(3)；(3)桥接器的DRAM控制器维持空闲模式，在此过程中：a.若CPU对DRAM进行读操作，执行步骤(5)；b.若CPU对DRAM进行写操作，执行步骤(6)；c.若DRAM刷新周期到，执行步骤(4)；其它情况下，桥接器的DRAM控制器继续保持为空闲模式，继续执行步骤(3)；(4)桥接器的DRAM控制器对DRAM进行刷新操作；在此过程中：a.若CPU对DRAM进行读操作，提前结束刷新操作，执行步骤(5)；b.若CPU对DRAM进行写操作，提前结束刷新操作，执行步骤(6)；若刷新完成，桥接器的DRAM控制器返回空闲模式，执行步骤(3)；(5)依据CPU的指令特性，分如下情况进行处理：a.若CPU访问为“字节读”操作，桥接器解析逻辑将CPU的“字节读”操作解析为1次对DRAM的单字读访问；随后桥接器黏合逻辑将读出字的对应字节以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；b.若CPU访问为“单字读”操作，桥接器解析逻辑将CPU的“单字读”操作解析为1次对DRAM的单字读访问，从DRAM对应地址读回1个字的数据；随后桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；c.若CPU访问为“双字连读”操作，桥接器解析逻辑将CPU的“双字连读”分解为2次独立的DRAM单字读访问，从DRAM对应地址读回2个字的数据；存储控制器对DRAM的访问每次只读出1个字，连续两次分别对应CPU需读出的2个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；d.若CPU访问为“多字读”操作，桥接器解析逻辑将连续的读操作分解为对DRAM的多次单字读访问，对动态存储器的一次访问读出1个字；同时，桥接器黏合逻辑将读出字以符合CPU的时序要求放到CPU数据总线上；然后桥接器返回步骤(3)；(6)依据CPU的指令特性，分如下情况进行处理：a.若CPU访问为“字节写”操作，桥接器解析逻辑将CPU的“字节写”操作分解为连续两次独立的DRAM访问，第一次为DRAM读访问，第二次为DRAM写访问；存储控制器对DRAM进行读访问后，将CPU对应字节进行替换，然后对DRAM进行写访问，写入对应数据；然后桥接器返回步骤(3)；b.若CPU访问为“单字写”操作，桥接器解析逻辑将CPU的“单字写”操作解析为1次写DRAM访问，向DRAM对应地址写1个字的数据；然后桥接器返回步骤(3)；c.若CPU访问为“双字连写”操作，桥接器解析逻辑将CPU的“双字连写”操作解析为两次独立的DRAM单字写访问，存储控制器对DRAM进行2次写访问，存储控制器对DRAM的访问每次只写1个字，连续两次分别对应CPU需写入DRAM的2个字；然后桥接器返回步骤(3)；d.若CPU访问为“多字写”操作，桥接器解析逻辑将连续的写操作分解为对DRAM的多次单字写访问，对动态存储器的一次访问写入1个字；然后桥接器返回步骤(3)；通过上述步骤，桥接器将实际DRAM映射为CPU形式上的SRAM。 |
