发明名称 抗多节点翻转的存储单元
摘要 抗多节点翻转的存储单元,涉及集成电路技术领域。为了解决现有存储单元在辐射环境下不具备抵抗单粒子多节点翻转的能力,从而引起存储单元的存储状态改变的问题。该存储单元包括一号PMOS晶体管、二号PMOS晶体管、三号PMOS晶体管、四号PMOS晶体管、一号NMOS晶体管、二号NMOS晶体管、三号NMOS晶体管、四号NMOS晶体管、五号NMOS晶体管、六号NMOS晶体管、七号NMOS晶体管、八号NMOS晶体管,字线WL、位线BL和位线BLN。本发明所述的存储单元能够抵抗单粒子单一节点的翻转和单粒子多节点的翻转,防止SEU效应改变存储单元的存储状态,提高了系统的可靠性。适用于集成电路中。
申请公布号 CN105448327A 申请公布日期 2016.03.30
申请号 CN201510786303.5 申请日期 2015.11.16
申请人 哈尔滨工业大学 发明人 肖立伊;齐春华;李安龙;王天琦;柳姗姗
分类号 G11C11/413(2006.01)I;G11C11/419(2006.01)I 主分类号 G11C11/413(2006.01)I
代理机构 哈尔滨市松花江专利商标事务所 23109 代理人 岳昕
主权项 抗多节点翻转的存储单元,其特征在于,包括一号PMOS晶体管(P1)、二号PMOS晶体管(P2)、三号PMOS晶体管(P3)、四号PMOS晶体管(P4)、一号NMOS晶体管(N1)、二号NMOS晶体管(N2)、三号NMOS晶体管(N3)、四号NMOS晶体管(N4)、五号NMOS晶体管(N5)、六号NMOS晶体管(N6)、七号NMOS晶体管(N7)、八号NMOS晶体管(N8),字线WL(1)、位线BL(2)和位线BLN(3);一号PMOS晶体管(P1)的源极、三号PMOS晶体管(P3)的源极、四号PMOS晶体管(P4)的源极和二号PMOS晶体管(P2)的源极连接并接电源,一号PMOS晶体管(P1)的漏极、三号PMOS晶体管(P3)的栅极和三号NMOS晶体管(N3)的漏极连接,一号PMOS晶体管(P1)的栅极连接七号NMOS晶体管(N7)的栅极,三号PMOS晶体管(P3)的漏极连接七号NMOS晶体管(N7)的源极,七号NMOS晶体管(N7)的漏极连接三号NMOS晶体管(N3)的栅极,七号NMOS晶体管(N7)和三号NMOS晶体管(N3)的公共端同时连接五号NMOS晶体管(N5)的漏极或源极中的任意一极、一号NMOS晶体管(N1)的漏极和二号NMOS晶体管(N2)的栅极,一号NMOS晶体管(N1)的栅极、二号NMOS晶体管(N2)漏极和四号NMOS晶体管(N4)的栅极连接,四号NMOS晶体管(N4)的源极、二号NMOS晶体管(N2)的源极、一号NMOS晶体管(N1)的源极和三号NMOS晶体管(N3)的源极连接并接地,四号NMOS晶体管(N4)的漏极同时连接一号PMOS晶体管(P1)和七号NMOS晶体管(N7)的公共端、四号PMOS晶体管(P4)的栅极和二号PMOS晶体管(P2)的漏极,一号NMOS晶体管(N1)、二号NMOS晶体管(N2)和四号NMOS晶体管(N4)的公共端同时连接六号NMOS晶体管(N6)的漏极或源极中的任意一极、八号NMOS晶体管(N8)的漏极,八号NMOS晶体管(N8)的栅极连接二号PMOS晶体管(P2)的栅极,八号NMOS晶体管(N8)和二号PMOS晶体管(P2)的公共端连接一号PMOS晶体管(P1)和三号NMOS晶体管(N3)的公共端,八号NMOS晶体管(N8)的源极连接四号PMOS晶体管(P4)的漏极;五号NMOS晶体管(N5)的漏极或源极中的另一极连接位线BLN(3),五号NMOS晶体管(N5)的栅极连接字线WL(1),六号NMOS晶体管(N6)的漏极或源极中的另一极连接位线BL(2),六号NMOS晶体管(N6)的栅极连接字线WL(1);节点S0为一号PMOS晶体管(P1)、三号PMOS晶体管(P3)和三号NMOS晶体管(N3)的公共端;节点S1为四号PMOS晶体管(P4)、二号PMOS晶体管(P2)和四号NMOS晶体管(N4)的公共端;节点Q为一号NMOS晶体管(N1)、二号NMOS晶体管(N2)和四号NMOS晶体管(N4)的公共端。
地址 150001 黑龙江省哈尔滨市南岗区西大直街92号