一种自适应校准采样直流偏置的FPGA及智能控制装置

摘要

本发明提供一种自适应校准采样直流偏置的FPGA，包括第一、第二、第三运算器和逻辑位移器；第一运算器为减法运算器，其第一输入端与第二运算器的输出端及第三运算器的第一输入端均相连，第二输入端与逻辑位移器的输出端相连，输出端与第二运算器的第一输入端相连；第二运算器为加法运算器，其第二输入端与ADC相连，输出端与逻辑位移器的输入端相连；第三运算器为减法运算器，其第二输入端与ADC相连，输出端与外部的DSP芯片相连；逻辑位移器通过数据连线的偏移排列实现二进制数位移，且二进制数位移位数由ADC的采样频率决定。实施本发明，可自适应校准采样结果的直流偏置，省时省力，具有扩展性且利用工业批量生产。

主权项

一种自适应校准采样直流偏置的FPGA，其特征在于，其与ADC采样芯片相配合，所述FPGA包括第一运算器（1）、第二运算器（2）、第三运算器（3），以及逻辑位移器（4）；其中，所述第一运算器（1）、第二运算器（2）及第三运算器（3）均具有两个输入端和一个输出端；所述第一运算器（1）为减法运算器，其第一输入端与所述第二运算器（2）的输出端及所述第三运算器（3）的第一输入端均相连，第二输入端与所述逻辑位移器（4）的输出端相连，输出端与所述第二运算器（2）的第一输入端相连；所述第二运算器（2）为加法运算器，其第二输入端与所述ADC采样芯片相连，输出端与所述逻辑位移器（4）的输入端相连；所述第三运算器（3）为减法运算器，其第二输入端与所述ADC采样芯片相连，输出端与外部的DSP芯片相连；所述逻辑位移器（4）通过数据连线的偏移排列实现二进制数位移；其中，所述二进制数位移位数由所述ADC采样芯片的采样频率决定。