数字电路设计方法及相关的系统

摘要

本公开提供了一种数字电路设计方法及相关的系统。该数字电路设计方法包含有：在进行实体设计之前：根据一寄存器传输级设计与多个限制条件来进行逻辑合成以至少产生一电路程序档、一标准延迟格式档、以及一第一限制条件档；从该第一限制条件档中提取出电路中至少一特定节点的信息，以产生一第二限制条件档；至少根据该标准延迟格式档以及该第二限制条件档来产生一更新后标准延迟格式档，其中该更新后标准延迟格式档中该特定节点的延迟量比该标准延迟格式档中该特定节点的延迟量小；以及使用该电路程序档以及该更新后标准延迟格式档来进行一预先电路布局后模拟。

主权项

一种数字电路设计方法，包含有：在进行实体设计之前：根据一寄存器传输级设计与多个限制条件来进行逻辑合成以至少产生一电路程序档、一标准延迟格式档、以及一第一限制条件档；从该第一限制条件档中提取出电路中至少一特定节点的信息，以产生一第二限制条件档；至少根据该标准延迟格式档以及该第二限制条件档来产生一更新后标准延迟格式档，其中该更新后标准延迟格式档中该特定节点的延迟量比该标准延迟格式档中该特定节点的延迟量小；以及使用该电路程序档以及该更新后标准延迟格式档来进行一预先电路布局后模拟。