具有三维层叠封装结构的集成电路

摘要

本发明公开了一种集成电路，包括第一半导体芯片，所述第一半导体芯片包括沿竖直方向插入的用于第一电压的多个第一穿通芯片通孔和用于第二电压的多个第二穿通芯片通孔。第二半导体芯片层叠在第一半导体芯片之上，并包括所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔。多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接。第一导线被配置为将所述多个第一连接焊盘彼此耦接，第二导线被配置为将所述多个第二连接焊盘彼此相耦接。隔离层插入第一导线与第二导线之间。

主权项

一种集成电路，包括：第一半导体芯片，所述第一半导体芯片掺杂了第一导电类型杂质，且被配置为接收第一电压；第二半导体芯片，所述第二半导体芯片层叠在所述第一半导体芯片之上，被掺杂了所述第一导电类型杂质，且被配置为接收所述第一电压；多个第一穿通芯片通孔和多个第二穿通芯片通孔，所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔沿竖直方向插在所述第一半导体芯片和所述第二半导体芯片中，且被配置为接收第二电压；第一掺杂区，所述第一掺杂区布置在第一半导体芯片的底部，与所述多个第二穿通芯片通孔相耦接，且被掺杂了与所述第一导电类型杂质不同的第二导电类型杂质；第二掺杂区，所述第二掺杂区布置在第二半导体芯片的底部，与沿竖直方向插在所述第二半导体芯片中的所述多个第二穿通芯片通孔相耦接，且被掺杂了第二导电类型杂质；多个第一连接焊盘，所述多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将所述第一半导体芯片耦接于所述第二半导体芯片；多个第二连接焊盘，所述多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将所述第一半导体芯片耦接于所述第二半导体芯片；第一导线，所述第一导线被配置为将所述多个第一连接焊盘彼此耦接；第二导线，所述第二导线被配置为将所述多个第二连接焊盘彼此耦接；以及隔离层，所述隔离层插在所述第一导线与所述第二导线之间。