发明名称 一种新型的高速串行接口发射机
摘要 一种用于高速串行接口的发射机,包括数据通路与时钟通路,数据通路包括合路器一、合路器二以及连接所述合路器一与合路器二实现二者输出数据信号合路的多路选择器;时钟通路包括两路分别送至合路器一和合路器二作为采样时钟的正交时钟信号,以保证合路器一和合路器二输出的两路数据信号的准确性且相差四分之一个采样时钟周期,本发明采用基于负反馈的“合路时间窗口搜索环路”,能够自动保证数据信号和时钟信号之间时序关系,从而去掉了发射机中工作在最高速率的锁存器以及相应的时钟信号缓冲器,从而大大节约了功耗和面积。
申请公布号 CN104253620B 申请公布日期 2016.03.30
申请号 CN201410475671.3 申请日期 2014.09.17
申请人 清华大学;清华大学深圳研究生院 发明人 黄柯;王自强;郑旭强;张春;王志华;麦宋平
分类号 H04B1/04(2006.01)I;H03L7/08(2006.01)I 主分类号 H04B1/04(2006.01)I
代理机构 西安智大知识产权代理事务所 61215 代理人 贾玉健
主权项 一种新型的高速串行接口发射机,包括数据通路与时钟通路,其特征在于:所述数据通路,包括合路器一、合路器二以及连接所述合路器一与合路器二实现二者输出数据信号合路的多路选择器;所述时钟通路,包括两路分别送至合路器一和合路器二作为采样时钟的正交时钟信号,以保证合路器一和合路器二输出的两路数据信号的准确性且相差四分之一个采样时钟周期;所述时钟通路包括均接时钟信号的分频器与二进制鉴相器,所述时钟信号还连接所述多路选择器,所述分频器输出接相位插值器x2模块,所述二进制鉴相器同时接合路器二或合路器一的输出数据信号和时钟信号并比较它们的时序关系,二进制鉴相器的输出连接差分电荷泵的输入,差分电荷泵的输出连接低通滤波器的输入,低通滤波器的输出接所述相位插值器x2模块,控制相位插值器x2模块输出两路正交时钟信号分别送往合路器一和合路器二为其提供采样时钟。
地址 100084 北京市海淀区100084信箱82分箱清华大学专利办公室