| 发明名称 | 闪存及其制作方法 | ||
| 摘要 | 本申请提供了一种闪存及其制作方法。该制作方法包括：步骤S1.在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构，控制栅的上表面与半导体衬底的上表面的距离为H<sub>1</sub>；步骤S2.在栅极结构的两侧制作侧墙、源极和漏极；步骤S3.在源极和漏极上形成第一金属插塞；步骤S4.回蚀第一金属插塞得到第二金属插塞，第二金属插塞的上表面与半导体衬底的上表面的距离为H<sub>2</sub>，且H<sub>2</sub>＜H<sub>1</sub>；步骤S5.在完成回蚀的半导体衬底上沉积介电材料，形成介质层。作为共源极的第二金属插塞上表面与半导体衬底间的距离小于控制栅的上表面与半导体衬底之间距离，因此，增大了字线接触孔与共源极之间的距离，有效解决由于电压过大产生漏电流的问题。 | ||
| 申请公布号 | CN105448837A | 申请公布日期 | 2016.03.30 |
| 申请号 | CN201410328532.8 | 申请日期 | 2014.07.10 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 胡建强 |
| 分类号 | H01L21/8247(2006.01)I;H01L21/28(2006.01)I;H01L27/115(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 吴贵明;张永明 |
| 主权项 | 一种闪存的制作方法，其特征在于，所述制作方法包括：步骤S1，在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构，所述控制栅的上表面与所述半导体衬底的上表面的距离为H<sub>1</sub>；步骤S2，在所述栅极结构的两侧制作侧墙、源极和漏极；步骤S3，在所述源极和漏极上形成第一金属插塞；以及步骤S4，回蚀所述第一金属插塞得到第二金属插塞，所述第二金属插塞的上表面与所述半导体衬底的上表面的距离为H<sub>2</sub>，且H<sub>2</sub>＜H<sub>1</sub>，所述第二金属插塞作为所述闪存的共源极。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||