发明名称 |
窄设计窗为目标的面积有效高电压基于双极的ESD保护 |
摘要 |
本发明公开了一种集成电路装置以及制造半导体装置的方法。提供了一种面积有效的高电压单极性ESD保护装置(300),包括p型衬底(303);第一p-阱(308-1),在衬底中形成并且尺寸被确定为包含连接到阴极端子的n+接触区域和p+接触区域(310、312);第二独立p-阱(308-2),在衬底中形成并且尺寸被确定为仅包含连接到阳极端子的p+接触区域(311);以及电浮置n型隔离结构(304、306、307-2),在衬底中形成以围绕并且分离第一半导体区域和第二半导体区域。当向阴极端子和阳极端子施加超过触发电压水平的正电压时,ESD保护装置使固有闸流晶体管触发为骤回模式,以提供通过所述结构的低阻抗路径用于对ESD电流进行放电。 |
申请公布号 |
CN102468299B |
申请公布日期 |
2016.03.30 |
申请号 |
CN201110349969.6 |
申请日期 |
2011.11.08 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
阿莫里·根德龙;蔡·伊安·吉尔;瓦迪姆·A·库什纳;詹柔英 |
分类号 |
H01L27/02(2006.01)I;H01L21/762(2006.01)I;H01L21/8248(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
李佳;穆德骏 |
主权项 |
一种集成电路装置,包括:第一端子和第二端子;单极性静电放电ESD箝位电路,所述单极性静电放电ESD箝位电路被耦合在所述第一端子和所述第二端子之间,包括:(a)衬底;(b)第一导电类型的第一半导体区域,所述第一半导体区域在所述衬底中形成;(c)所述第一导电类型的第二半导体区域,所述第二半导体区域在所述衬底中形成并且与所述第一半导体区域分离;以及(d)与所述第一导电类型相反的第二导电类型的第三半导体区域,所述第三半导体区域在所述衬底中形成以围绕并且分离所述第一半导体区域和所述第二半导体区域;其中,所述第一半导体区域包括:连接到所述第一端子的所述第一导电类型的第一接触区域;以及,连接到所述第一端子的所述第二导电类型的第二接触区域,并且其中,所述第二半导体区域包括连接到所述第二端子的所述第一导电类型的第三接触区域,并且不包括连接到所述第二端子的所述第二导电类型的额外接触区域。 |
地址 |
美国得克萨斯 |