一种半导体器件的制造方法

摘要

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：在锗硅层形成工艺之后，对NMOS区的锗硅遮蔽层和栅极硬掩膜的进行刻蚀处理，使锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度趋于一致的工艺步骤。本发明解决了去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡问题，可以在不需要很大的过刻工艺量的情况下实现锗硅遮蔽层和栅极硬掩膜的良好去除，避免了NMOS尤其是大的NMOS的顶部氮化硅残留及其造成的NMOS顶部无法生长硅化镍的问题,以及PMOS的栅极顶端侧翼缺陷和AA区缺陷等器件不良，提高了产品良率。

主权项

一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，所述半导体衬底包括位于NMOS区的栅极和栅极硬掩膜以及位于PMOS区的栅极和栅极硬掩膜；步骤S102：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；步骤S103：在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的栅极的两侧形成临时间隙壁；步骤S104：刻蚀所述半导体衬底以在所述PMOS区的栅极的两侧形成凹槽；步骤S105：剥离所述光刻胶，并对所述半导体衬底进行湿刻处理；步骤S106：在所述凹槽中形成锗硅层；步骤S107：对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理，以在所述NMOS区的栅极的两侧形成临时间隙壁；所述NMOS区的临时间隙壁和栅极硬掩膜与所述PMOS区的临时间隙壁和栅极硬掩膜的厚度分别一致；步骤S108：去除所述NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜。