发明名称 半导体器件的制造方法
摘要 本发明谋求提高半导体器件的成品率。另外,谋求延长插座端子的寿命。在插座端子(STE1)的前端部(PU)上设置突起部(PJ1)以及突起部(PJ2)。由此,例如,能够通过利用突起部(PJ1)的接触和利用突起部(PJ2)的接触这两点进行流过大电流的引线与插座端子(STE1)之间的接触。其结果为,从插座端子(STE1)流向引线的电流分开向流过突起部(PJ1)的路径和流过突起部(PJ2)的路径流动。因此,即使在插座端子(STE1)与引线之间有大电流流过的情况下,也能够抑制插座端子(STE1)与引线之间的接触部的温度上升。
申请公布号 CN105452886A 申请公布日期 2016.03.30
申请号 CN201380075525.5 申请日期 2013.04.11
申请人 瑞萨电子株式会社 发明人 石井稔二;槙平尚宏;岩崎秀和;松桥润
分类号 G01R31/26(2006.01)I 主分类号 G01R31/26(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 陈伟
主权项 一种半导体器件的制造方法,其特征在于,包括以下的工序:(a)工序,将第一半导体芯片与第一外部端子电连接,将所述第一半导体芯片与第二外部端子电连接;(b)工序,在所述(a)工序之后,以使所述第一外部端子以及所述第二外部端子各自的一部分露出的方式封固所述第一半导体芯片来形成封固体;(c)工序,在所述(b)工序之后,在从所述封固体露出的所述第一外部端子的所述一部分上形成第一导体膜,在从所述封固体露出的所述第二外部端子的所述一部分上形成第二导体膜;(d)工序,在所述(c)工序之后,将通过所述(a)工序至所述(c)工序制造出的被检查器件配置于插座的收纳部内,使设于所述插座的第一插座端子经由所述第一导体膜与所述第一外部端子接触,使设于所述插座的第二插座端子经由所述第二导体膜与所述第二外部端子接触;和(e)工序,在所述(d)工序之后,在所述第一插座端子与所述第二插座端子之间以第一时间施加第一电流值,检查所述第一半导体芯片的电特性,此处,所述第一插座端子以及所述第二插座端子分别具有:主体部,其具有支承部;板状部位,其与所述支承部连接,且具有向所述被检查器件的配置侧突出的前端部;和多个突起部,其一体地设于所述前端部。
地址 日本东京都