发明名称 |
用于集成电路中互连布局的方法及装置 |
摘要 |
一种有关于集成电路(IC)设计的方法(例如以计算机所执行的方法)的具体实施例。在此具体实施例里,可根据对于该集成电路的设计规格数据来产生描述该集成电路中一基板(402)上的导体层(404-1、404-2、404-3、404-4、404-5)的布局数据(400)。所述导体层包含连附焊垫(406)的最顶层。该布局数据内的金属结构(408)是经修改,藉以将在所述连附焊垫(406)各个下方的一门坎值容积内的导体层(404-1、404-2、404-3、404-4、404-5)的重叠平面里的金属密度最大化。该布局数据(400)的描述是产生在一或更多用以制造该集成电路的遮罩上。藉由将该重叠平面内的金属密度最大化,即可减少或消除穿过该互连内的介电材料(412)的垂直通道。因此,α粒子无法随即穿透该互连并触抵该底层基板(402),从而减少像是存储器单元内的单一事件瑕失的软性错误。 |
申请公布号 |
CN102770867B |
申请公布日期 |
2016.03.30 |
申请号 |
CN201080062519.2 |
申请日期 |
2010.12.21 |
申请人 |
吉林克斯公司 |
发明人 |
麦可·J·哈特 |
分类号 |
G06F17/50(2006.01)I;H01L23/556(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京银龙知识产权代理有限公司 11243 |
代理人 |
黄灿;程美琼 |
主权项 |
一种设计一半导体装置的方法,其包含:根据所述半导体装置的设计规格数据来产生描述所述半导体装置在一基板上的导体层的布局数据,所述导体层包含互连层、介于所述互连层之间的通孔和连附焊垫的一最顶层;修改所述布局数据内的金属结构,以将位于所述连附焊垫的各个下方的一门坎值容积内的导体层的重叠平面中的金属密度最大化,其中在所述连附焊垫上的材料产生α粒子,并且多个通孔是经交错,使得导体层中没有垂直通道可供所述α粒子经过而触抵所述基板;以及在一或更多用以制造所述半导体装置的遮罩上产生所述布局数据的一描述。 |
地址 |
美国加利福尼亚州 |