发明名称 | 存储电路及其更新方法 | ||
摘要 | 本发明提供了一种存储电路及其更新方法。该存储电路包括一存储阵列、多个字线以及一存储控制器。该存储阵列具有多个存储区块。该多个字线对应于所述存储区块而设置。该存储控制器输出一存取指令和一存取地址以定址所述字线而存取该存储阵列,或是输出一更新指令和一更新地址以定址所述字线而更新该存储阵列。该存储控制器每隔一既定时间对每一所述字线对应的每一所述存储区块进行更新操作。该存储控制器计数并判断该存取指令的输出次数是否达一既定值,并依据该判断结果选择是否以该存取地址的相邻地址作为下一更新操作的更新地址。本发明避免连续存取同一字线,导致与该字线相邻的字线被干扰而造成该相邻字线中数据遗失的缺陷。 | ||
申请公布号 | CN105448341A | 申请公布日期 | 2016.03.30 |
申请号 | CN201410421425.X | 申请日期 | 2014.08.25 |
申请人 | 华邦电子股份有限公司 | 发明人 | 杜盈德 |
分类号 | G11C16/24(2006.01)I | 主分类号 | G11C16/24(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 汤在彦 |
主权项 | 一种存储电路,其特征在于,该存储电路包括:一存储阵列,具有多个存储区块;多个字线,对应于所述存储区块而设置;以及一存储控制器,输出一存取指令和一存取地址以定址所述字线而存取该存储阵列,或是输出一更新指令和一更新地址以定址所述字线而更新该存储阵列;该存储控制器每隔一既定时间对每一所述字线对应的每一所述存储区块进行更新操作;该存储控制器计数并判断该存取指令的输出次数是否达一既定值,并依据该判断结果选择是否以该存取地址的相邻地址作为下一更新操作的更新地址。 | ||
地址 | 中国台湾台中市 |