发明名称 トレーニング、データ再構築および/またはシャドウィングを含むメモリシステムおよび方法
摘要 記述された実施形態は、第一のメモリデバイス(例えば、NANDフラッシュデバイス)に格納された或るデータを、第二のメモリデバイス(例えば、DRAMデバイス)にシャドウィングするメモリシステムを含む。メモリシステムは、シャドウィングされるデータの選択を容易にするために、格納されたデータをトレーニングおよび/または再構築してもよい。メモリコマンドに対する最初の応答は、第一のメモリデバイスから提供され、第一のメモリデバイスは、第二のメモリデバイスよりも低いレイテンシーを有する。残りのデータは、第二のメモリデバイスから提供されてもよい。コントローラは、第一のメモリデバイスから第一の応答が提供されている間に残りのデータに対するアクセスを開始し、それによって、第二のメモリデバイスに関連する見かけ上のレイテンシーを低減する可能性がある。【選択図】図1
申请公布号 JP2016509325(A) 申请公布日期 2016.03.24
申请号 JP20150561875 申请日期 2013.03.14
申请人 マイクロン テクノロジー, インク. 发明人 チェン イ;村上 幸康
分类号 G06F12/06 主分类号 G06F12/06
代理机构 代理人
主权项
地址