| 摘要 |
Phäsenregelkreisschaltung mit: – einem Phasendetektor (10), der ein externes Taktsignal (ECLK) und ein zurückgekoppeltes Taktsignal (DCLK) empfängt und ein Aufwärtssignal (UP) ausgibt, wenn eine Phase des externen Taktsignals (ECLK) einer Phase des zurückgekoppelten Taktsignals (DCLK) vorauseilt, und ein Abwärtssignal (DN) ausgibt, wenn die Phase des externen Taktsignals (ECLK) der Phase des zurückgekoppelten Taktsignals (DCLK) nacheilt, – einem Schleifenfilterschaltkreis (14), der eine Steuerspannung (Vc) in Abhängigkeit von dem Aufwärtssignal (UP) erhöht und die Steuerspannung (Vc) in Abhängigkeit von dem Abwärtssignal (DN) erniedrigt und – einem spannungsgesteuerten Oszillatorschaltkreis (16'), der die Steuerspannung (Vc) empfängt und direkt mindestens n interne Taktsignale (ICLK1-ICLKn) erzeugt, wobei n eine ganze Zahl ≥ 4 ist, dadurch gekennzeichnet, dass – der spannungsgesteuerte Oszillatorschaltkreis einen Hyper-Ringoszillator umfasst, – eine Frequenz der n internen Taktsignale eine Vielfache einer Frequenz des externen Taktsignals ist, – sich Phasen der n internen Taktsignale voneinander um 360/n unterscheiden, – mindestens eines der n internen Taktsignale zum Erzeugen des zurückgekoppelten Taktsignals verwendet wird, – mindestens eines der n internen Taktsignale mit dem externen Taktsignal verriegelt ist, – der Hyper-Ringoszillator mindestens zwei Schleifenschaltkreise umfasst, die Inverter in einer Schleife verbinden, wobei mindestens einer der Inverter mit den mindestens zwei Schleifenschaltkreisen gekoppelt ist, und – mindestens eines der n internen Taktsignale durch Phasenkombinieren von Ausgangssignalen von mindestens zwei der Inverter erzeugt ist. |
