| 发明名称 | 一种新的x译码器电路 | ||
| 摘要 | 本发明公开了一种新的x译码器电路，在电平位移器的PMOS管(PM3)漏极和NMOS管(NM5)漏极间串联一隔离电路，并增加一下拉电路与该NMOS管(NM5)并联，该隔离电路用于将该PMOS管(PM3)的漏极输出和该NMOS管(NM5)漏极输出隔离以保证在该下拉电路导通时该PMOS管(PM3)的输出不对该译码器的反相输出节点产生不良影响，该下拉电路用于在该x译码器的同相输出节点上升时及时将该反相输出节点下拉以减少两输出节点同为高的时间，通过本发明，消除了同相输出节点与反相输出节点之间的延迟，减少了字线的充电时间，提高了闪存读的速度，同时，通过消除延时避免了额外的负载，减少了闪存的功耗。 | ||
| 申请公布号 | CN105427884A | 申请公布日期 | 2016.03.23 |
| 申请号 | CN201410464652.0 | 申请日期 | 2014.09.12 |
| 申请人 | 上海华虹宏力半导体制造有限公司 | 发明人 | 冯楚华;杨光军 |
| 分类号 | G11C16/06(2006.01)I | 主分类号 | G11C16/06(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 郑玮 |
| 主权项 | 一种新的x译码器电路，其特征在于：在现有x译码器电路的电平位移器的PMOS管(PM3)漏极和NMOS管(NM5)漏极间串联一隔离电路，并增加一下拉电路与该NMOS管(NM5)并联，该隔离电路用于将该PMOS管(PM3)的漏极输出和该NMOS管(NM5)漏极输出隔离以保证在该下拉电路导通时该PMOS管(PM3)的输出不对该译码器的反相输出节点产生不良影响，该下拉电路用于在该x译码器的同相输出节点上升时及时将该反相输出节点下拉以减少两输出节点同为高的时间。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区祖冲之路1399号 | ||