基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法

摘要

基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法，在高性能FPGA平台上，采用万兆网硬协议栈IP核加万兆网MAC的IP核的方式在一片FPGA上实现信号采集功能和包括应用层、网络层、MAC层、物理层的万兆以太网发送通路与接收通路，实现一种将IRIG格式封装的采集数据通过高速万兆以太网发送到后端信号处理服务器并进一步处理的高速采集转发方法。据此实现的信号采集转发实现方法及信号采集转发系统，可以实现对多路中频信号的采集并将中频采集数据高速转发到由交换机、服务器、存储阵列等节点组成的高速以太网集群中。该采集转发实现方法将信号的采集与处理功能在系统架构上分离，具有系统架构简单、设备小型化、传输速度高、整体功耗低等特点。

主权项

基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法，其特征在于包括下列步骤：(1)将FPGA片外采集的N个通道中频数字信号流数据、时码信息、AGC功率信息输入到FPGA片内，N为正整数，且1≤N≤4；(2)将步骤(1)中所述的N个通道中频数字信号流数据、时码信息、AGC功率信息按照IRIG协议帧格式进行封装，得到N个通道的IRIG协议帧数据；(3)将步骤(2)中所述的N个通道的IRIG协议帧数据采用Round‑Robin仲裁方式和时分复用方式按1帧为单位的串行IRIG协议帧数据发送到自定义的采集打包模块数据输出接口；(4)将步骤(3)中所述的串行IRIG协议帧数据输入到FPGA片内的由Block RAM组成的异步FIFO中进行异步缓冲；(5)将步骤(4)中所述异步FIFO中缓冲后的串行IRIG协议帧数据通过一条AXI‑Stream总线，即AXIS总线，发送到FPGA片内的网络模块中的收发引擎的TX引擎M个AXIS Slave端口中的1个端口，M为正整数，且1≤M≤3；(6)为步骤(5)中所述发送的AXIS Slave端口的IRIG协议帧数据添加AXIS协议流标识，即设置网络模块中的收发引擎的TX引擎2‑bit的多路转1路选通信号，TX引擎接收选通的这路IRIG协议帧数据；(7)从TX引擎AXIS Master端口输出的IRIG协议帧数据，通过另一条AXIS总线发送到FPGA片内的万兆网UDP/IP硬协议栈TX端数据端口；(8)在万兆网UDP硬协议栈中，将步骤(7)的IRIG协议帧数据按1帧IRIG协议帧为单位，即8192字节，进行UDP首部封装，得到UDP首部封装的数据包；(9)将步骤(8)完成UDP首部封装的数据包，进行符合IPV4协议的IP首部封装，得到IP首部封装的数据包；(10)对步骤(9)完成IP首部封装的数据包进行校验，在XX中填充校验字段，得到完成UDP/IP协议封装的数据包；(11)将步骤(10)完成UDP/IP协议封装的数据包通过再一条AXIS总线传送到FPGA片内的10G Ethernet MAC层模块；(12)在10G Ethernet MAC层模块中，对步骤(10)得到的UDP/IP协议封装的数据包进行符合10G Ethernet MAC层协议格式的MAC帧封装，得到MAC帧封装的数据包；(13)将步骤(12)完成MAC帧封装的数据包通过10G Ethernet MAC层模块的TX端XGMII接口传送到FPGA片内的10G BASE‑R PCS/PMA层模块；(14)在10G BASE‑R PCS/PMA层模块中，对步骤(12)得到的MAC帧封装的数据包进行物理层封装，并通过TX端连接的FPGA片的引脚发送到FPGA片外“SFP+”光端口模块，再通过LC光纤的发送链路发送出去；(15)循环进行步骤(1)～(14)，直至N个通道中频数字信号流数据采集完成，即完成对信号的高速采集转发。