发明名称 NLDMOS器件及其制造方法
摘要 本发明公开了一种NLDMOS器件,包括:漂移区,P阱,形成于漂移区表面的第一N型基区层、第一PTOP层和第一NTOP层以及形成于P阱中的第二N型基区层、第二PTOP层和第二NTOP层。本发明还公开了一种NLDMOS器件的制造方法。本发明通过结合漂移区的四层降低表面电场结构降低漂移区表面电场和P阱中的三层注入结构降低多晶硅栅覆盖区域的表面电场来提高击穿电压和降低比导通电阻;第二PTOP层和P阱相连接以及第二PTOP层和第一PTOP层相连通,能实现对第一和第二PTOP层的电位设定,从而避免第一PTOP层浮空从而使器件在开关应用中开关频率增加时使比导通电阻保持稳定。
申请公布号 CN105428415A 申请公布日期 2016.03.23
申请号 CN201510783214.5 申请日期 2015.11.16
申请人 上海华虹宏力半导体制造有限公司 发明人 王惠惠;金锋
分类号 H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/10(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 郭四华
主权项 一种NLDMOS器件,其特征在于,包括:N型掺杂的漂移区,形成于P型半导体衬底中;P阱,形成于所述P型半导体衬底中,所述P阱和所述漂移区侧面接触或相隔一定距离;形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方;由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中;由P+区组成的P阱引出区,所述P阱引出区形成于所述P阱中并用于将所述P阱引出,所述P阱引出区和所述源区横向接触;场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧和所述P阱相隔一段距离;所述多晶硅栅延伸到所述场氧上方;在所述漂移区表面形成有第一N型基区层、第一PTOP层和第一NTOP层,所述第一N型基区层、所述第一PTOP层和所述第一NTOP层的横向尺寸相同;在纵向上,所述第一N型基区层的深度大于所述第一PTOP层的深度,所述第一PTOP层的深度大于所述第一NTOP层的深度;所述第一N型基区层、所述第一PTOP层和所述第一NTOP层都位于所述场氧的正下方,由所述第一N型基区层、所述第一PTOP层、所述第一NTOP层和所述场氧组成四层降低表面电场结构;在所述P阱表面形成有第二N型基区层、第二PTOP层和第二NTOP层,所述第二N型基区层和所述第一N型基区层的工艺条件相同,所述第二PTOP层和所述第一PTOP层的工艺条件相同,所述第二NTOP层和所述第一NTOP层的工艺条件相同,由所述第二N型基区层、所述第二PTOP层和所述第二NTOP层组成三层注入结构;结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻;所述第二PTOP层和所述P阱相连接使所述第二PTOP层和所述P阱等电位,所述第二PTOP层和所述第一PTOP层相连通,避免所述第一PTOP层浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号