发明名称 |
兼容以太网和PXI多串口数据管理方法 |
摘要 |
本发明公开了兼容以太网和PXI多串口数据管理方法,它将多串口数据传输以及以太网数据传输和传输的数据指令识别有效结合起来,根据4U通用机箱内部多种设备安装位置,改变以往设备单对单的数据管理模式,提出设备一对多的数据管理思想,最终在北斗卫星导航的多通道干扰信号源中实现,较以往的设备单对单数据管理模式提高了数据管理效率并明显降低了硬件设备的复杂度。 |
申请公布号 |
CN103309826B |
申请公布日期 |
2016.03.23 |
申请号 |
CN201310193472.9 |
申请日期 |
2013.05.23 |
申请人 |
中国电子科技集团公司第五十四研究所 |
发明人 |
罗立成;李刚;连洁;高东博;郑晓冬;陈沛林;赵少松 |
分类号 |
G06F13/16(2006.01)I;G06F13/38(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
河北东尚律师事务所 13124 |
代理人 |
王文庆 |
主权项 |
兼容以太网和PXI多串口数据管理方法,以上方法将干扰信号源机箱内部多种设备上报数据及时转发给干扰模拟上位机,同时接收干扰模拟上位机发出的控制指令帧然后通过指令识别分配给指定设备,实现较好的系统数据管理性能,其特征在于包括以下步骤:(101)CPU向干扰模拟上位机发出申请指令帧,该申请指令帧是要求给机箱内部设备赋予唯一的设备地址、安装槽位号,如完成则转入步骤(102);否则继续执行步骤(101);(102)使能CPU外部秒中断;(103)FPGA内部多个串口并行一一对应实时接收多种设备输入指令帧并存入对应FIFO缓存;(104)CPU读取FPGA内部第N路FIFO缓存存储非空标志;其中,N为多个串口对应通道的其中一路;(105)判断FIFO缓存存储是否非空,如FIFO缓存非空,转入步骤(106);否则转入步骤(104),但CPU读取FPGA内部第N+1路FIFO缓存存储非空标志;(106)读取FIFO缓存内部存储的指令帧并进行指令帧识别;(107)判断指令帧是否应由自身设备接收,若是则CPU执行该指令并返回执行结果指令帧,然后转入步骤(108);否则直接转入步骤(108);(108)CPU写指令帧到外部存储器接口第N路地址指针存储器;(109)FPGA将第N路地址指针存储器内部数据通过串口或者网口发送给特定设备或者所有设备;(110)CPU读取FPGA内部第N+1路FIFO缓存存储非空标志,转入步骤(105)。 |
地址 |
050081 河北省石家庄市中山西路589号第五十四所 |