发明名称 一种可重构系统中隐藏存储访问延时的方法
摘要 本发明公开了一种可重构系统中隐藏存储访问延时的方法,先对算法源码进行编译得到算法配置信息和启动间隔II,根据启动间隔II获得停顿阈值周期数Tt和有效访存延时周期数Td并将停顿阈值周期数Tt以及有效访存延时周期数Td载入数据流控制器,同时将算法配置信息载入可重构阵列。利用对停顿阈值周期数Tt和有效访存延时周期数Td的监控,使可重构阵列在非停顿周期执行与已发出访存请求无数据依赖的操作,在停顿周期时接收应当返回的数据。本发明实现访存与运算的重叠执行,提高了可重构系统的性能和资源利用率,达到隐藏存储访问延时的目的;且无需对原可重构编译器进行任何修改,无需编程人员介入,即可实现发明目的,减轻开发难度。
申请公布号 CN103559154B 申请公布日期 2016.03.23
申请号 CN201310546199.3 申请日期 2013.11.06
申请人 东南大学 发明人 齐志;杜越;曹鹏;杨锦江;刘雷波;魏少军;王珑;袁航;管旭光
分类号 G06F13/16(2006.01)I;G06F12/0842(2016.01)I;G06F9/44(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 南京瑞弘专利商标事务所(普通合伙) 32249 代理人 杨晓玲
主权项 一种可重构系统中隐藏存储访问延时的方法,其特征在于:包括可重构编译器(8)、可重构阵列(1)、数据流控制器(2)和片上存储器(3),包括以下步骤:(1)在算法执行前,使用可重构编译器(8)对需要加速的算法源码进行编译,得到此算法源码的算法配置信息和启动间隔II;(2)根据启动间隔II值,得到停顿阈值周期数Tt和有效访存延时周期数Td,并将停顿阈值周期数Tt和有效访存延时周期数Td分别载入数据流控制器中;同时,将算法配置信息载入可重构阵列中;(3)在算法执行过程中,可重构阵列(1)向片上存储器(3)发出访存请求,数据流控制器(2)接收并缓存访存请求,并将访存请求转化为对片上存储器(3)的实际访问;根据有效访存延时周期数Td,在可重构阵列(1)需要时将与其发出的访存信号相对应的数据返回给可重构阵列(1);根据停顿阈值周期数Tt,在检测到任一访存请求来不及处理时向可重构阵列(1)发出停顿信号,使可重构阵列(1)暂停执行以等待与其发出的访存信号相对应的数据返回。
地址 211189 江苏省南京市江宁区东南大学路2号