发明名称 | 半导体装置及其制造方法 | ||
摘要 | 一种适合用以防止由于切割而导致之膜剥离及防止异常放电之半导体装置。此半导体装置包括划线区域(003)及IC区域(004)。至少一个分离沟槽(007)被设置于划线区域(003)中之层间绝缘膜(002)中,且由插塞金属膜所制成之侧壁(011)系形成在分离沟槽(007)的每一个侧面壁上。钝化膜被设置以覆盖至少该等侧壁(011)。 | ||
申请公布号 | TWI527104 | 申请公布日期 | 2016.03.21 |
申请号 | TW100108306 | 申请日期 | 2011.03.11 |
申请人 | 精工电子有限公司 | 发明人 | 理崎智光;中西章滋;岛崎洸一 |
分类号 | H01L21/304(2006.01) | 主分类号 | H01L21/304(2006.01) |
代理机构 | 代理人 | 林志刚 | |
主权项 | 一种半导体装置,具有划线区域及积体电路(IC)区域,包括:半导体基板;第一绝缘膜,配置在该半导体基板上而横越该划线区域及该IC区域;分离沟槽,设置于该划线区域中之该第一绝缘膜中,该划线区域具有连续于该IC区域并配置在该分离沟槽之一侧的第一端以及配置在该分离沟槽之另一侧的第二端,该划线区域之该第二端形成该半导体装置之一端面,该端面系配置在该分离沟槽之外并且系藉由切割及移除连续于该半导体装置之该端面之该划线区域的一部份所形成;侧壁,由插塞金属膜所制成,且形成在该分离沟槽之侧面壁上,使得在该分离沟槽之侧面壁上的该插塞金属膜未延伸出该分离沟槽且不存在于该第一绝缘膜之上表面;及第二绝缘膜,其覆盖该IC区域及由此朝该划线区域邻接地延伸使得该等侧壁被该第二绝缘膜覆盖且被配置在该第二绝缘膜之下。 | ||
地址 | 日本 |