低成本可微缩之三维记忆体与其制造方法

摘要

所描述之一种积体电路装置，包含三维记忆体，其包括复数个自动对准之字元线堆叠，与复数个自动对准之位元线堆叠正交且交错。以及资料储存结构，位于介于该复数个自动对准之字元线堆叠与该复数个自动对准之位元线堆叠交错处之字元线与位元线的交会点。

主权项

一种制造一包括记忆体之装置的方法，包含：形成包括由牺牲材料分隔的复数层导电材料之一构件；于该构件进行一第一图案化蚀刻制程以除去部分材料构成由沟渠分隔之自动对准的第一型态导线堆叠，该自动对准的第一型态导线堆叠中的第一型态导线由牺牲线分隔；使用一填充材料填充该自动对准的第一型态导线堆叠；对该填充材料进行一第二图案化蚀刻制程以选择性地除去该填充材料而不会除去该第一型态导线，以形成与该自动对准的第一型态导线堆叠正交的沟渠结构；除去裸露于该沟渠结构内的部分该牺牲线，保留开口介于该第一型态导线之间；以能够使第二型态导线堆叠自动对准的方式于该沟渠结构内进行导电材料及绝缘材料的层次沈积，其中该导电材料于一给定层次中填充该沟渠结构内介于该第一型态导线间的对应开口，其中该自动对准的第二型态导线堆叠与该自动对准的第一型态导线堆叠交错；以及提供一记忆元件于该第一型态导线与该第二型态导线的交会点。