半导体积体电路装置

摘要

以低电压使SRAM电路动作，而降低构成之电晶体的临限电压，则会因电晶体之漏电流增加，而产生如下问题：在一面记忆资料一面未动作状态之耗电增大。本发明系藉由控制SRAM记忆胞MC内之驱动MOS电晶体之源极线ssl的电位，来减低记忆胞内之MOS电晶体之漏电流。

主权项

一种半导体积体电路装置，其特征为包含：记忆体阵列，其包含具有复数个第一MOSFET之复数个记忆体胞；及第二MOSFET，其设置以用于提供第一电压至前述复数个记忆体胞；且前述复数的第一MOSFET系形成在第一区域；且前述第二MOSFET系形成在与前述第一区域邻接之第二区域；且扩散层及闸极系跨越前述第一区域及前述第二区域而交互且连续地形成；且前述复数个第一MOSFET系包含形成在前述第一区域之前述扩散层及前述闸极；且前述第二MOSFET系包含形成在前述第二区域之前述扩散层及前述闸极；其中前述第二MOSFET系可作为前述复数个记忆体胞中之虚拟胞。