半导体失效分析结构及形成方法、检测失效时间的方法

摘要

一种半导体失效分析结构及其形成方法、检测失效时间的方法，其中所述半导体失效分析结构包括：半导体衬底，所述半导体衬底具有待测区、第一串联区和第二串联区；位于所述半导体衬底的待测金属层、第一金属层和第二金属层；位于层间介质层内的第一导电插塞使第一金属层、第二金属层和待测金属层串联；位于所述第一串联区的若干第一电阻金属层；位于所述第二串联区的若干第二电阻金属层；位于第一串联区层间介质层内的若干第二导电插塞；位于第二串联区层间介质层内的若干第三导电插塞；所述第一导电插塞、第二导电插塞、第三导电插塞将所述待测金属层、第一金属层、第二金属层、若干第一电阻金属层和若干第二电阻金属层依次串联。

主权项

一种半导体失效分析结构，其特征在于，包括：半导体衬底，所述半导体衬底具有待测区、位于测试区两侧的第一串联区和第二串联区；位于所述半导体衬底待测区表面的待测金属层，位于第一串联区和第二串联区表面的若干分立的短金属层；位于待测金属层和若干分立的短金属层之间的绝缘层；位于待测金属层、若干分立的短金属层和绝缘层表面的层间介质层；位于层间介质层内贯穿其厚度的第一导电插塞、第二导电插塞和第三导电插塞，所述第一导电插塞分别与待测金属层两端连接，所述第二导电插塞分别与第一串联区内的若干短金属层两端连接，所述第三导电插塞分别与第二串联区内的若干短金属层两端连接，所述第二导电插塞包括至少2个导电插塞，所述第三导电插塞包括至少2个导电插塞；位于层间介质层、第一导电插塞、第二导电插塞和第三导电插塞表面的第一金属层、第二金属层和金属互连层，所述第一金属层横跨待测区和第一串联区，所述第二金属层横跨待测区和第二串联区，所述金属互连层在第一串联区和第二串联区，所述第一金属层和第二金属层的一端分别与第一导电插塞连接，所述第一导电插塞将第一金属层、第二金属层和待测金属层串联，第一金属层的另一端和第一串联区的金属互连层两端分别与第二导电插塞连接，第二金属层的另一端和第二串联区的金属互连层两端分别与第三导电插塞连接；所述第一串联区的短金属层和金属互连层构成第一电阻金属层，所述第二串联区的短金属层和金属互连层构成第二电阻金属层，且若干第一电阻金属层的总长度与若干第二电阻金属层的总长度相等。