发明名称 |
半导体记忆装置及记忆体系统 |
摘要 |
形态之半导体记忆装置包括第1、第2记忆胞、字元线、及第1、第2位元线。第1、第2位元线分别电性连接于第1、第2记忆胞之一端。于重试读取时,对字元线施加读出电压,对第1位元线施加第1电压,对第2位元线施加第2电压,第2电压与第1电压不同。
|
申请公布号 |
TW201611012 |
申请公布日期 |
2016.03.16 |
申请号 |
TW104126593 |
申请日期 |
2013.10.18 |
申请人 |
东芝股份有限公司 |
发明人 |
阿部健一;白川政信 |
分类号 |
G11C16/24(2006.01);G11C16/08(2006.01) |
主分类号 |
G11C16/24(2006.01) |
代理机构 |
|
代理人 |
陈长文 |
主权项 |
一种半导体记忆装置,其特征在于包括:第1记忆胞;第2记忆胞,其设于上述第1记忆胞之上方;字元线,其电性连接于上述第1记忆胞及上述第2记忆胞之闸极;第1位元线,其电性连接于上述第1记忆胞之一端;及第2位元线,其电性连接于上述第2记忆胞之一端;且于资料之读出时,对上述字元线施加第1读出电压;于重试读取时,对上述字元线施加第2读出电压,对上述第1位元线施加第1电压,对上述第2位元线施加第2电压;上述第2电压与上述第1电压不同。
|
地址 |
日本 |