高电压电晶体与低电压非平面电晶体的单体集成

摘要

多个非平面半导体本体(诸如，鯺或奈米线)的高电压电晶体系利用单个非平面半导体本体与非平面电晶体被单体地集成。非平面FET可用于IC内的低电压CMOS逻辑电路，而高电压电晶体可用于IC内的高电压电路。闸极堆叠可配置在分隔开一对鯺部的高电压通道区之上，每一个鯺部做为高电压装置之源极及/汲极的一部分。高电压通道区可以是相对于鯺部凹入的基板之平面长度。高电压闸极堆叠可使用隔离介电质，其包围鯺部做为厚闸极介电质。高电压电晶体可包括一对形成在基板内的掺杂井，其被高电压闸极堆叠所分隔开，且每一个井中包含一或多个鯺部。

主权项

一种积体电路(IC)结构，包含：高电压场效电晶体(FET)，系配置在基板的第一区之上，其中，该高电压场效电晶体包括：一对非平面半导体本体，每一个该本体从该基板内的掺杂井延伸出，且具有介于该对非平面半导体本体之间并使该掺杂井分隔开的通道区；源极区，位于该等非平面半导体本体的第一非平面半导体本体中；汲极区，位于该等非平面半导体本体的第二非平面半导体本体中；以及闸极堆叠，系配置在通道区之上。