具有功能单元的紧凑阵列之积体电路与其形成方法

摘要

形成功能单元之紧凑阵列的技术系被揭露，其使用下一代微影(NGL)制程，诸如电子束直接写入(EBDW)以及极紫外光微影(EUVL)，用以在阵列中形成该等单元的边界。该单元的紧凑阵列可被使用于以逻辑单元来组态的现场可程式化闸阵列(FPGA)结构、以位元单元来组态的静态随机存取记忆体(SRAM)结构、或具有以单元为主之结构的其他记忆体或逻辑装置。因为相较于知193nm光微影，NGL制程容许该等单元边界更高的准确度与更靠近的切割，所以该等技术可被使用来得到例如该功能单元阵列之10至50个百分点的面积缩减。此外，使用NGL制程来形成该等单元的边界亦可减少微影所导致的变异，该等变异则存在于知193nm光微影。

主权项

一种积体电路，其包含：基板；以及形成在该基板上的功能单元阵列，各单元具有边界；其中在该阵列中之两相邻单元的该等边界之间的距离小于50nm。