半导体装置及其制造方法

摘要

明系在用以于半导体基板(1S)上形成层间绝缘膜(PIL)，且于层间绝缘膜(PIL)中形成插栓(PL1)之CMP结束之后，使层间绝缘膜(PIL)之上表面后退，藉此使插栓(PL1)之上表面高于层间绝缘膜(PIL)的上表面。藉此，可确保插栓(PL1)与配线(W1)之铅垂方向之连接之可靠性。又，可以使配线(W1)不向层间绝缘膜(PIL)中掘入、或者可减少掘入形成之量。

主权项

一种半导体装置之制造方法，其特征在于包含：(a)于半导体基板上形成第1层间绝缘膜之步骤；(b)于上述第1层间绝缘膜形成第1接触孔之步骤；(c)于上述(b)步骤之后，在上述半导体基板上形成第1导电膜，且于上述第1接触孔之内部嵌埋上述第1导电膜之步骤；(d)将上述第1接触孔之外部之上述第1导电膜除去，而形成包含上述第1导电膜之第1插栓之步骤；(e)于上述(d)步骤之后，以上述第1层间绝缘膜之上表面低于上述第1插栓之上表面的方式使上述第1层间绝缘膜之上表面后退之步骤；(f)于上述(e)步骤之后，在上述半导体基板上，形成具有低于氧化矽之介电系数之第2层间绝缘膜之步骤；(g)于上述第2层间绝缘膜，形成露出上述第1插栓之一部分、且下表面低于上述第1插栓之上表面之第1配线槽之步骤；(h)于上述(g)步骤之后，于上述半导体基板上形成第2导电膜，并于上述第1配线槽之内部嵌埋上述第2导电膜之步骤；及(i)将上述第1配线槽之外部之上述第2导电膜除去，形成包含上述第2导电膜且与上述第1插栓连接之第1配线之步骤。