一种浮栅闪存器件的制造工艺

摘要

本发明涉及半导体制作技术领域，尤其涉及一种浮栅闪存器件的制造工艺，通过在硅衬底上首先制备第一沟槽和第二沟槽，分别在第一沟槽和第二沟槽中制备浮栅，然后分别在第一沟槽和第二沟槽中制备控制栅，然后字线，以及形成外围电极，采用本技术方案，提高单位硅面积的存储单元，在很大程度上减小了短沟道效应，同时提高了控制栅对浮栅的耦合电容的耦合比,改善器件写入/擦除效率。

主权项

一种浮栅闪存器件的制造工艺，其特征在于，所述制造工艺包括：提供一硅衬底，于所述硅衬底上沉积氮化硅层，于所述沉积有氮化硅层的硅衬底上制备第一沟槽和第二沟槽；分别于所述第一沟槽和所述第二沟槽的底部预设高度制备掺杂膜；分别于所述第一沟槽中的掺杂膜和所述第二沟槽中的掺杂膜上沉积一氧化层，制备掺杂硅层；制备一遂川氧化层覆盖所述氮化硅的层的上表面、所述第一沟槽的侧壁和底部以及所述第二沟槽的侧壁和底部；沉积浮栅多晶硅层分别于所述第一沟槽中的侧壁的遂川氧化层表面和第二沟槽的侧壁的遂川氧化层表面，并搁置一预设时间段；沉积ONO膜与所述遂川氧化层的侧壁和上表面、所述浮栅多晶硅之上的第一沟槽的侧壁和所述浮栅多晶硅之上的第二沟槽的侧壁；于所述第一沟槽沉积多晶硅制备第一控制栅，以及于所述第二沟槽中沉积多晶硅制备第二控制栅；分别于所述第一沟槽的浮栅多晶硅层之上的侧壁及所述第二沟槽的遂川氧化层之上的侧壁制备侧墙层，于所述第一沟槽中的侧墙层之间制备第一掺杂多晶硅层，于所述第二沟槽中的侧墙层之间制备第二掺杂多晶硅层；于所述第一沟槽和所述第二沟槽之间的硅衬底及氮化硅层制备隔离沟槽，于所述隔离沟槽中沉积高密度氧化层；制备源极和漏极，沉积所述高密度氧化层于所述漏极的上表面；分别与所述掺杂多晶硅层之上形成字线。