| 摘要 |
탄화 규소 반도체장치의 MOSFET에 있어서, 소스 영역의 저저항화와 게이트 산화막의 리크 전류의 저감의 양립을 도모한다. MOSFET의 게이트 산화막(6)에 생기는 리크 전류는, 소스 영역(4)과 게이트 산화막(6)의 계면의 러프니스를 작게 함으로써 억제된다. 소스 영역(4)의 표면 부분의 불순물 농도를 높게 하는 경우에는, 게이트 산화막(6)은 드라이 산화 또는 CVD법에 의해 형성한다. 게이트 산화막(6)은 웨트 산화에 의해 형성하는 경우에는, 소스 영역(4)의 표면 부분의 불순물 농도를 낮게 억제한다. |
