| 摘要 |
【課題】 ビット線選択回路を構成する低電圧トランジスタのブレークダウンを抑制する半導体記憶装置を提供する。【解決手段】 Ｐウエル内には、ＮＡＮＤストリングユニットＮＵと、ビット線選択回路を構成するトランジスタBLSe、BLSo、BIASe、BIASoとが形成される。消去動作時、トランジスタBLSe、BLSo、BIASe、BIASoがフローティング状態にされ、Ｐウエルに消去電圧が印加されたとき、トランジスタBLSe、BLSo、BIASe、BIASoが昇圧される。Ｐウエルから消去電圧が放電されるとき、トランジスタBLSe、BLSo、BIASe、BIASoのゲートは、放電回路４１０によって基準電位に接続され、ゲート電圧は、Ｐウエル電圧を追従するように放電される。【選択図】 図８ |
