于包含复数装置及具有挠性资料对准之记忆体控制器的系统中之时脉再生及计时装置、设备及其方法

摘要

包括记忆体控制器及串联连接之复数半导体装置。装置之每一个具有储存资料之记忆体核心。记忆体控制器提供用于同步化装置操作之时脉信号。各装置包括锁相回路(PLL)，由PLL致能信号选择性致能或禁能。在每一群中，由PLL致能信号致能选定数量之装置的PLL并禁能其他装置。致能的PLL回应于输入时脉信号而提供具有90°倍数之相位位移的复数再生时脉信号。资料传输系与再生时脉信号的至少一者同步化。在禁能的PLL之装置中，资料传输系与输入时脉信号同步化。致能的PLL及禁能的PLL分别令装置为来源及共同同步时控。装置可分群。可以多晶片封装构造一群之装置。分配独特ID给装置。最后装置之ID数字的最小有效位元用来判断时脉对准之判断：由记忆体控制器所产生之与资料边缘或对准时脉。

主权项

一种用于传输具有由输入时脉信号的过渡所界定之周期的资料之装置，该装置包含：时脉电路，包括：锁相回路(PLL)，用于回应于该输入时脉信号而提供该复数再生时脉信号，该复数再生时脉信号的相位与该资料互相不同地位移，其中该PLL组态成回应于具有第一及第二逻辑状态的控制信号而被选择性致能或禁能，以及时脉输出电路，用于回应于该复数再生时脉信号的至少一者而产生该输出时脉信号，其中在该PLL被致能的情况中，该PLL组态成回应于该输入时脉信号而产生该复数再生时脉信号，以及该时脉输出电路组态成回应于该复数再生时脉信号的至少一者而产生该输出时脉信号；以及同步化电路，用于当该PLL被致能时同步化该资料与该些再生时脉信号的至少一者之传输以及当该PLL被禁能时该同步化电路组态成同步化该资料与该输入时脉信号之传输，该输出时脉信号之过渡发生在该资料的该周期间。