| 摘要 |
최대값을 가진 입력 신호의 출현 빈도가 낮은 상황에서도 모델을 갱신함으로써, 고정밀도의 왜곡 보상을 실현할 수 있는 왜곡 보상 회로를 제공한다. DPD 처리부(2)는, HPA(6)에의 입력 신호 S1와 HPA(6)로부터의 출력 신호 S10에 기초하여, HPA(6)의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 역모델 추정부(22)와, 역모델을 입력 신호 S1에 부가함으로써 입출력 특성의 왜곡을 보상하는 왜곡 보상부(26)와, 샘플링 직전의 정해진 시간 내에서의 신호 S2 및 S10를 샘플링하여 그 신호 S2 및 S10을 역모델 추정부(22)에 입력하는 샘플링 회로(20)를 포함한다. 역모델 추정부(22)는, 입력 신호 S1이 취할 수 있는 최대값이, 샘플링 회로(20)에 의해 샘플링된 범위 내에 포함되는지 여부에 상관없이, 샘플링 회로(20)로부터 입력된 신호 S2 및 S10에 기초하여 역모델을 갱신한다. |
