发明名称 具弹性之高速硬体倒传递及回馈型类神经网路系统
摘要 明采用元件可程式逻辑闸阵列(FPGA)方式开发硬体类神经网路,充份利用硬体电路的平行处理与高速的特性,完成类神经网路学及回想的运算过程。本发明采用串列环形硬体架构为基础,进行三层与四层倒传递类神经及回馈型类神经网路的运算,并且透过硬体设计方式实现片段线性活化函数计算。活化函数包含双弯曲函数与双曲线正切函数可供使用者自行选择。在逆向运算中的输出层误差运算则利用管线方式设计以提高速度,在隐藏层误差运算则采用串列环形硬体架构。由于是在硬体上完成开发,因此在移植性方面及运算速度上都比软体上开发来的便利及快速,适用于低阶嵌入式系统。
申请公布号 TWI525558 申请公布日期 2016.03.11
申请号 TW100101585 申请日期 2011.01.17
申请人 国立台北科技大学 发明人 蔡孟伸;叶彦智;詹雅宇
分类号 G06N3/02(2006.01) 主分类号 G06N3/02(2006.01)
代理机构 代理人 李保禄
主权项 一种具弹性之高速硬体倒传递及回馈型类神经网路系统,包含:复数个硬体神经运算单元,该些硬体神经运算单元系串列连接;一汇流排组;一记忆单元;以及一控制单元,该控制单元依据一类神经网路模式以判断执行一分段作业,该类神经网路模式系包含一多层类神经运算单元网路,该分段作业系依据该类神经网路模式之类型以及层数,来判断所需之运算类神经网路单元之数量,并于所需之该运算类神经网路单元之数量多于该些硬体神经运算单元之数量即透过该汇流排组来弹性配置该些硬体神经运算单元以进行分段运算,并把由该等硬体神经运算单元运算完毕之该运算神经单元之结果存入该记忆单元,以虚拟替代所缺少之该运算类神经网路单元,据以等效合成该多层类神经运算单元网路所需之该运算类神经网路单元之数量。
地址 台北市大安区忠孝东路3段1号