読出し優先セル構造と書込みドライバとを備えたスタティックランダムアクセスメモリ（ＳＲＡＭ）、関連システム、および方法

摘要

読出し優先セル構造と書込みドライバとを備えたスタティックランダムアクセスメモリ(SRAM)が開示される。一実施形態では、SRAMは6トランジスタビットセルを有する。読出し優先ビットセルは、各々がプルアップトランジスタと、プルダウントランジスタと、パスゲートトランジスタとを有する、2つのインバータを提供することによって実装される。各プルアップトランジスタはフィードバックループに関連付けられる。フィードバックループは、ランダムスタティックノイズマージンを改善する。各トランジスタは幅と長さとを有する。パスゲートトランジスタの長さが増大される。プルダウントランジスタの幅は、互いに等しく、また、パスゲートトランジスタの幅に等しい。先行技術の設計と比べて、パスゲートトランジスタおよびプルダウントランジスタの幅を増大することも可能である。書込み支援回路を使用して、性能を改善することもできる。