| 摘要 |
Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung, – bei welchem mindestens ein erster und ein zweiter Chip (10, 20) räumlich eng benachbart ausgebildet und gemeinsam in einer Gehäuseeinrichtung (30) auf einem Leiterrahmen (50) aufgenommen werden, – wobei zur galvanischen Trennung der Chips (10, 20) voneinander jeweils ein erstes Isolationselement (41, 42) nur zwischen der Rückseite jedes einzelnen Chips (10, 20) und dem Leiterrahmen (50) ausgebildet wird, – wobei zur lateralen Beabstandung und lateralen galvanischen Isolation der Chips (10, 20) voneinander zwischen den Chips (10, 20) ein laterales zweites Isolationselement (43) angeordnet wird, das als gefüllte Grabenstruktur eines die Chips (10, 20) lateral trennenden Grabens (70) ausgebildet wird, und – wobei mindestens ein Isolationselement der ersten und zweiten Isolationselemente (41–43) als eine beim Prozessieren mindestens eines Chips (10, 20) integriert mitprozessierte Struktur ausgebildet wird. |
