发明名称 |
一种三维CMOS集成电路的制备方法 |
摘要 |
本发明公开了一种三维CMOS集成电路的制备方法,通过将底部悬空的MOS器件转移至目标器件上方,可实现不同MOS器件之间的三维堆叠,进一步通过制备互连通孔可实现三维CMOS集成电路,所采用的制备工艺可与目前平面CMOS电路的量产工艺和技术完全兼容,是一种可直接量产的三维电路制备方法,并可直接应用于其他功能器件与CMOS电路的三维集成,从而可实现其他功能性的三维集成电路和系统,还可应用于多层MOS器件的集成,从而真正实现立体集成电路的量产,具有非常广阔的应用前景。 |
申请公布号 |
CN105390446A |
申请公布日期 |
2016.03.09 |
申请号 |
CN201510837039.3 |
申请日期 |
2015.11.26 |
申请人 |
上海集成电路研发中心有限公司;成都微光集电科技有限公司 |
发明人 |
郭奥;胡少坚;周伟 |
分类号 |
H01L21/8234(2006.01)I;H01L21/8238(2006.01)I;H01L27/092(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
上海天辰知识产权代理事务所(特殊普通合伙) 31275 |
代理人 |
吴世华;尹英 |
主权项 |
一种三维CMOS集成电路的制备方法,其特征在于,包括以下步骤:步骤S01:提供一第一衬底,在所述第一衬底上制备形成第一MOS器件以及覆盖在第一MOS器件上的隔离介质层;步骤S02:提供一第二衬底,在所述第二衬底上制备形成底部悬空的第二MOS器件;步骤S03:将第二衬底上的第二MOS器件转移至第一衬底的隔离介质层上,并进行互连对准;步骤S04:在第一、第二MOS器件之间制备形成通孔以及制备形成电路的互联引出。 |
地址 |
201210 上海市浦东新区张江高斯路497号 |