发明名称 |
使用在锁存器中存储的测试码的感测放大器偏移电压减小 |
摘要 |
一种电路包括响应于存储测试码的多个锁存器的多个晶体管。该电路进一步包括耦合至数据单元并且耦合至感测放大器的第一位线。该电路还包括耦合至参考单元并且耦合至感测放大器的第二位线。来自该多个晶体管的集合的电流经由第一位线被施加于数据单元。该多个晶体管的集合是基于测试码来确定的。该电路还包括耦合至第一位线和第二位线的测试模式参考电路。 |
申请公布号 |
CN105393308A |
申请公布日期 |
2016.03.09 |
申请号 |
CN201480041239.1 |
申请日期 |
2014.07.08 |
申请人 |
高通股份有限公司 |
发明人 |
J·P·金;T·金;S·金;D·D·金 |
分类号 |
G11C29/02(2006.01)I |
主分类号 |
G11C29/02(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
唐杰敏 |
主权项 |
一种电路,包括:响应于存储测试码的多个锁存器的多个晶体管;耦合至数据单元并且耦合至感测放大器的第一位线;耦合至参考单元并且耦合至所述感测放大器的第二位线,其中来自所述多个晶体管的集合的电流经由所述第一位线被施加于所述数据单元,并且其中所述多个晶体管的集合是基于所述测试码来确定的;以及耦合至所述第一位线和所述第二位线的测试模式参考电路。 |
地址 |
美国加利福尼亚州 |