发明名称 |
半导体器件及制造该半导体器件的方法 |
摘要 |
提供一种半导体器件以及制造该半导体器件的方法,在该半导体器件中难以出现由层间电介质膜的裂缝造成的对密封环的破坏。第一叠层包括具有第一机械强度的第一层间电介质膜。第二叠层包括具有比第一机械强度高的机械强度的第二层间电介质膜。第一区域包括设置在第一叠层内的过孔和第一金属层。第二区域包括设置在第二叠层内的过孔和第二金属层。当从平面上看时,第二区域至少与第一区域的一部分重叠,第二区域不通过过孔与第一区域耦合,且在第二区域与第一区域之间夹持第二层间电介质膜。 |
申请公布号 |
CN103413789B |
申请公布日期 |
2016.03.09 |
申请号 |
CN201310364531.4 |
申请日期 |
2009.05.27 |
申请人 |
瑞萨电子株式会社 |
发明人 |
千叶原宏幸;石井敦司;和泉直生;松本雅弘 |
分类号 |
H01L23/02(2006.01)I;H01L23/522(2006.01)I;H01L23/58(2006.01)I |
主分类号 |
H01L23/02(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;张宁 |
主权项 |
一种半导体器件,包括:芯片区域;密封环区域,其在平面上包围所述芯片区域;以及外部区域,其在平面上包围所述密封环区域的外围,所述外部区域包括:半导体衬底;第一叠层,其设置在所述半导体衬底上方,并包括具有第一介电常数的第一层间电介质膜;第二叠层,其设置在所述第一叠层上方,并包括具有比所述第一介电常数大的第二介电常数的第二层间电介质膜;多个第一金属区域,所述第一金属区域包括设置在所述第一叠层内以便在平面上相互重叠的多个第一金属层;以及多个第二金属区域,所述第二金属区域包括设置在所述第二叠层内以便在平面上相互重叠的多个第二金属层;所述多个第二金属区域在平面上以行和列的布置被布置,包括:至少四个行,在平面上与所述密封环区域的相邻部分基本上平行地延伸,其中所述至少四个行的第一行最靠近所述密封环区域,所述至少四个行的第四行与所述密封环区域最远,并且所述至少四个行的第二行和第三行在平面上介于所述第一行和所述第四行之间,其中所述第二行与所述第一行较靠近而所述第三行与所述第四行较靠近;以及多个列,从所述第一行延伸至所述第四行,其中所述列相对于与所述密封环区域的所述相邻部分垂直的线被倾斜。 |
地址 |
日本东京都 |