发明名称 INTEGRATED CIRCUIT HAVING A SELECTIVE SEED LAYER FORMED THEREON AND MANUFACTURING METHOD THEREOF
摘要 종래의 금속화 프로세스들은 고밀도 또는 작은 피처 크기 패턴들에서 실패하였다. 예를 들어, 패터닝하는 동안 드라이 필름들은 붕괴(collapse) 또는 리프트오프(lift-off)하여 금속화 패턴에서의 단락 회로들 또는 개방 회로들을 초래할 수 있다. 집적 회로들을 금속화하기 위한 예시적인 방법은 유전체층(504)에 트렌치들, 패드들 및 플레인들과 같은 피처들(520)을 형성하는 단계 및 유전체층의 원하는 피처들 내에 시드층(506)을 증착하고 상기 시드층(506)을 선택적으로 처리하는 단계를 포함한다. 시드층(508)의 처리된 영역들은 피처들에 구리와 같은 전도성 물질(510)을 무전해 증착하기 위한 시드로서 사용될 수 있다. 시드층이 촉매 잉크일 때, 시드층은 레이저를 이용하여 촉매 잉크를 큐어링함으로써 처리될 수 있다.
申请公布号 KR20160027221(A) 申请公布日期 2016.03.09
申请号 KR20167004259 申请日期 2011.12.02
申请人 QUALCOMM INCORPORATED 发明人 BCHIR OMAR J.;SHAH MILIND P.;MOVVA SASHIDHAR
分类号 H05K3/18;C23C18/16;C25D5/02;H05K3/10 主分类号 H05K3/18
代理机构 代理人
主权项
地址