半导体装置

摘要

本发明的课题是试图减少构成所希望的逻辑电路的存储元件块的总量。本发明提供一种半导体装置，包括：N（N为2以上的整数）根地址线、N根数据线和多个存储部，各存储部具有地址译码器和多个存储元件，该地址译码器对从上述N根地址线输入的地址进行译码并向字线输出字选择信号，该多个存储元件连接于上述字线与数据线，分别存储构成真值表的数据，并根据从上述字线输入的上述字选择信号，与上述数据线进行上述数据的输入输出，上述存储部的N根地址线分别连接于上述存储部的其他N个存储部的数据线，并且上述存储部的N根数据线分别连接于上述存储部的其他N个存储部的地址线。

主权项

一种半导体装置，其特征在于，该半导体装置具有：分别具有多个存储部的第一以及第二逻辑部，各存储部具有地址译码器和多个存储元件，该地址译码器对从第一地址线输入的存储动作用地址或从第二地址线输入的逻辑动作用地址进行译码,并向字线输出字选择信号，该多个存储元件与所述字线和数据线连接，分别存储构成对逻辑动作或连接关系进行规定的真值表的数据，并根据从所述字线输入的所述字选择信号与输入输出所述数据的数据线连接；和运算处理部,该运算处理部具有：与所述第一逻辑部所具有的存储部的第一地址线及数据线连接的第一输入输出部；与所述第二逻辑部所具有的存储部的第二地址线及数据线连接的第二输入输出部；以及对所述第一输入输出部进行输出存储动作用地址以及数据的控制，并对所述第二输入输出部进行输出逻辑动作用地址且接收数据的控制的控制部。