低漏出、低閾値電圧、分割ゲートフラッシュセル動作

摘要

基板上に形成されたメモリセルの行及び列を有するメモリデバイスを読み出す方法であって、各メモリセルが、その間にチャネル領域（１８）を持つ離間した第１（１６）及び第２（１４）の領域、チャネル領域の第１の部分上に配設された浮遊ゲート（２２）、チャネル領域の第２の部分上に配設された選択ゲート（２０）、浮遊ゲート上に配設された制御ゲート（２６）、並びに第１の領域上に配設された消去ゲート（２４）を含む、方法。本方法は、読み込み動作中に、小さい正電圧を非選択ソース線（１６）上にかけて、及び／又は小さい負電圧を非選択ワード線（２０）上にかけて、閾値下の漏出を抑制することにより、読み出し性能を向上させることを含む。【選択図】図１