高速和低功率读出放大器

摘要

本发明公开了一种改进的读出电路，其利用未使用的存储器阵列中的位线提供参考值，以与另一存储器阵列中的所选单元进行比较。本发明还公开了一种可执行自检的电路，从而识别具有约为可接受阈值的泄漏电流的位线。

主权项

一种用在存储器装置中的读出电路，包括：第一存储器单元阵列，其包括对应于字线和第一位线的所选存储器单元；第二存储器单元阵列，其包括对应于第二位线的多个存储器单元；读出电路，其包括与所述多个存储器单元相关的预充电电路以及具有第一输入和第二输入及输出的比较器，其中由存储在所述所选存储器单元中的值确定所述第一输入，并且由所述第二预充电电路确定所述第二输入，并且所述比较器的所述输出指示存储在所述所选存储器单元中的值。