一种DPHY串行发送电路

摘要

本实用新型提供了一种DPHY串行发送电路，包括：差分驱动器，其输入端与FPGA的差分信号输出端连接；平衡衰减电路，其输入端与差分驱动器的输出端连接；电平转换器，其输入端与FPGA的单端信号输出端连接；选择器，其差分信号输入端与平衡衰减电路的输出端连接，其单端信号输入端与电平转换器的输出端连接，其选择信号输入端与FPGA的选择信号输出端连接，其输出端与DPHY的输入端连接；以及电源，电源的输出端与差分驱动器的参考地端连接。采用分立元件实现了DPHY的串行发送，可以方便的利用FPGA代码来验证DPHY接收设备的鲁棒性，提高了验证的灵活性、全面性和可靠性。

主权项

一种DPHY串行发送电路，其特征在于，包括：一差分驱动器、一平衡衰减电路、一电平转换器、一选择器以及一电源；所述差分驱动器的输入端与一FPGA的差分信号输出端连接；所述平衡衰减电路的输入端与所述差分驱动器的输出端连接；所述电平转换器的输入端与所述FPGA的单端信号输出端连接；所述选择器的差分信号输入端与所述平衡衰减电路的输出端连接，所述选择器的单端信号输入端与所述电平转换器的输出端连接，所述选择器的选择信号输入端与所述FPGA的选择信号输出端连接，所述选择器的输出端与一DPHY的输入端连接；所述电源的输出端与所述差分驱动器的参考地端连接。