具有位单元和逻辑单元划分的单片式三维(3D)随机存取存储器(RAM)阵列架构

摘要

公开了一种具有位单元和逻辑单元划分的单片式三维(3D)存储器单元阵列架构。提出了一种3D集成电路(IC)(3DIC)，其将所述存储器单元的元件折叠或者以其它方式堆叠到所述3DIC内的不同层中。所述3DIC的每个层具有存储器单元以及在其中包括全局块控制逻辑单元的存取逻辑单元。通过将每个层中的所述存取逻辑单元和全局块控制逻辑单元与所述存储器单元放置在一起来缩短针对每个存储器单元的所述位线和字线的长度，这允许有减小的电源电压并且通常减小所述存储器设备的总占用空间。

主权项

一种三维(3D)随机存取存储器(RAM)，包括：第一3D集成电路(IC)(3DIC)层，其包括：被布置在所述第一3DIC层中的第一RAM数据存储体；被布置在所述第一3DIC层中的第二RAM数据存储体；第一RAM存取逻辑单元，其包括在所述被布置在所述第一3DIC层中的第一RAM数据存储体和所述被布置在所述第一3DIC层中的第二RAM数据存储体之间布置的第一全局块控制逻辑单元，所述RAM存取逻辑单元被配置为控制对所述被布置在所述第一3DIC层中的第一RAM数据存储体和所述被布置在所述第一3DIC层中的第二RAM数据存储体的数据存取；第二3DIC层，其包括：被布置在所述第二3DIC层中的第一RAM数据存储体；被布置在所述第二3DIC层中的第二RAM数据存储体；第二RAM存取逻辑单元，其包括在所述被布置在所述第二3DIC层中的第一RAM数据存储体和所述被布置在所述第二3DIC层中的第二RAM数据存储体之间布置的第二全局块控制逻辑单元，所述第二RAM存取逻辑单元被配置为控制对所述被布置在所述第二3DIC层中的第一RAM数据存储体和所述被布置在所述第二3DIC层中的第二RAM数据存储体的数据存取。